آرم و TSMC از تراش ی جدید آزمایشی مشترک رونمایی کردند که از دو چیپلت چهار هسته ای هفت نانومتری مبتنی به خشکی امدن Cortex-72 روی اینترپوزر Chip-on-Wafer-on-Substrate ساخت همدستی TSMC استعمال می کند. دو تراش ی مذکور با استعمال از رابط Low-Voltage-IN-Package-INterCONnect ساخت همان شریک TSMC به غصه همواره می شوند. طراحی این خراش با کمال مطلوب نشان دادن ظرفیت های فناوری آرم و TSMC عمل شد تا خویشتن را به عنوان بازیگران عمده کاربردهای حرفه ای پردازش معرفی کردن کنند.مقاله های مرتبط:TSMC و ARM در حال کار بر روی لیتوگرافی ۷ نانومتری بخاطر چیپ A12 آیفون 8 هستندگلوبال فاندریز و ARM خراش های سه بعدی پربازده را آزمایش کردند
تولید قطعات SoC بزرگ با بازدهی بلندی هزینه و تیرگی فوقانی دارد. به علاوه حتی فرایندهای پیش گام امروزی اندوه در ساخت آن ها سهولت زیادی ایجاد نمی کند. البته بسیاری از اجزاء تشکیل دهنده ی SOCها نیازی بوسیله تولید با جدیدترین نودهای پردازشی ندارند. به همین دلیل تولیدکننده های خراش از نقشه کشی موسوم به چیپلت استفاده می کنند. در این استیل از طراحی، قالب های کوچک تر استفاده می شود که بخاطر کاربردهای اختصاص طراحی شده اند و تولید آن ها نیز با فناوری تولید خاصی انجام می شود.
قالب های کوچک نمدار بازدهی بالاتری دارند و Binning آن ها نیز آسان برنده قیافه می گیرد. درنتیجه بازگشت سرمایه برای تولیدکننده ها تیمار آسان خیس خواهد وجود. برای رابطه آن ها باید از وحدت های بین چیپلت با پهنای باند فراز و تأخیر پایین استفاده شود. همین وحدت ها به عنوان حجر بنای طراحی چیپلت شناخته می شوند.
جهیز آزمایشی که توسط دو غول دنیای پردازش طراحی شده است، از فرایند تولید N7 شرکت TSMC استفاده می کند و تو یک اینترپوزر CoWoS نصب می شود. هر چیپلت مجهز به چهار هسته ی Arm Cortex-A72 است که سرعت پردازشی چهار گیگاهرتز دارد. هسته ها با استفاده از مش NoC بوسیله اندوه همواره می شوند که آن هم سرعت چهار گیگاهرتز دارد. هسته ها فراهم به دو مگابایت حافظه ی کش L2 خواهند بود (هر هسته، ۵۱۲ کیلوبایت) و در مجموع ۶ مگابایت حافظه ی کش L3 همچنین تو ساختار سابق الذکر حیات دارد.
دو تراشه ی موجود در جهیز متاخر با کاربرد از پیوند LIPINCON به غصه متصل شده اند که با نرخ احاله داده ی 8 GT/s و ولتاژ ۰/۳ ولت، پهنای باند ۳۲۰ گیگابایت به خشکی امدن حین را نمایش می کند. TSMC بخاطر بازدهی کچل سیستم LIPINCON، بازدهی 0.56 pJ/bit (پیکوژول داخل هر بیت) را پیش روی می کند. بوسیله علاوه چگالی پهنای باند هم 1.6 Tb/s/mm2عنوان می شود.
استاندارد ی اولیه از جهیز چیپلت آرم و TSMC بخاطر اولین جنین در دسامبر سال ۲۰۱۸ معرفی و در ماه آوریل سال جاری میلادی مصنوع شد. درنتیجه دو شرکت سابق الذکر زمان کافی برای تجرید و تجسس عملکرد آن را داشته اند. منابع خبری می گویند که تراش ی مذکور هیچگاه گاه بوسیله تولید و سودا متراکم نمی رسد. درواقع این دشت تنها تایید می نرم که فناوری های در دسترس دو غول تولید پردازنده، امکان طراحی جهیز های بسیار تیره را به طراحان می دهد.بیشتر بخوانید:نوآوری انقلابی دنیای رقیق افزار؛ حذف مادربرد و استفاده از قطعه سیلیی واحدعلی بابا از اولیه تراش مبتنی به خشکی امدن درایت ساختگی خود با شهرت Hanguang 800 رونمایی کردTSMC تولید انبوه تراشه های 5 نانومتری را از سال آینده آغاز خواهد کردبیوگرافی رابرت نویس، مخترع مدار کانون و هم بنیان گذار اینتلگزارش مالی ماه اوت TSMC از رکورد درآمد این انبازی اطلاع می دهد
تولید قطعات SoC بزرگ با بازدهی بلندی هزینه و تیرگی فوقانی دارد. به علاوه حتی فرایندهای پیش گام امروزی اندوه در ساخت آن ها سهولت زیادی ایجاد نمی کند. البته بسیاری از اجزاء تشکیل دهنده ی SOCها نیازی بوسیله تولید با جدیدترین نودهای پردازشی ندارند. به همین دلیل تولیدکننده های خراش از نقشه کشی موسوم به چیپلت استفاده می کنند. در این استیل از طراحی، قالب های کوچک تر استفاده می شود که بخاطر کاربردهای اختصاص طراحی شده اند و تولید آن ها نیز با فناوری تولید خاصی انجام می شود.
قالب های کوچک نمدار بازدهی بالاتری دارند و Binning آن ها نیز آسان برنده قیافه می گیرد. درنتیجه بازگشت سرمایه برای تولیدکننده ها تیمار آسان خیس خواهد وجود. برای رابطه آن ها باید از وحدت های بین چیپلت با پهنای باند فراز و تأخیر پایین استفاده شود. همین وحدت ها به عنوان حجر بنای طراحی چیپلت شناخته می شوند.
جهیز آزمایشی که توسط دو غول دنیای پردازش طراحی شده است، از فرایند تولید N7 شرکت TSMC استفاده می کند و تو یک اینترپوزر CoWoS نصب می شود. هر چیپلت مجهز به چهار هسته ی Arm Cortex-A72 است که سرعت پردازشی چهار گیگاهرتز دارد. هسته ها با استفاده از مش NoC بوسیله اندوه همواره می شوند که آن هم سرعت چهار گیگاهرتز دارد. هسته ها فراهم به دو مگابایت حافظه ی کش L2 خواهند بود (هر هسته، ۵۱۲ کیلوبایت) و در مجموع ۶ مگابایت حافظه ی کش L3 همچنین تو ساختار سابق الذکر حیات دارد.
دو تراشه ی موجود در جهیز متاخر با کاربرد از پیوند LIPINCON به غصه متصل شده اند که با نرخ احاله داده ی 8 GT/s و ولتاژ ۰/۳ ولت، پهنای باند ۳۲۰ گیگابایت به خشکی امدن حین را نمایش می کند. TSMC بخاطر بازدهی کچل سیستم LIPINCON، بازدهی 0.56 pJ/bit (پیکوژول داخل هر بیت) را پیش روی می کند. بوسیله علاوه چگالی پهنای باند هم 1.6 Tb/s/mm2عنوان می شود.
استاندارد ی اولیه از جهیز چیپلت آرم و TSMC بخاطر اولین جنین در دسامبر سال ۲۰۱۸ معرفی و در ماه آوریل سال جاری میلادی مصنوع شد. درنتیجه دو شرکت سابق الذکر زمان کافی برای تجرید و تجسس عملکرد آن را داشته اند. منابع خبری می گویند که تراش ی مذکور هیچگاه گاه بوسیله تولید و سودا متراکم نمی رسد. درواقع این دشت تنها تایید می نرم که فناوری های در دسترس دو غول تولید پردازنده، امکان طراحی جهیز های بسیار تیره را به طراحان می دهد.بیشتر بخوانید:نوآوری انقلابی دنیای رقیق افزار؛ حذف مادربرد و استفاده از قطعه سیلیی واحدعلی بابا از اولیه تراش مبتنی به خشکی امدن درایت ساختگی خود با شهرت Hanguang 800 رونمایی کردTSMC تولید انبوه تراشه های 5 نانومتری را از سال آینده آغاز خواهد کردبیوگرافی رابرت نویس، مخترع مدار کانون و هم بنیان گذار اینتلگزارش مالی ماه اوت TSMC از رکورد درآمد این انبازی اطلاع می دهد
چیزهایی درباره اولگا توگارچوک،پانزدهمین زن مرطوب نوبل ادبیات
اینتل از کاهش بها پردازنده های دوده نهم سری F و KF شناسایی عدل
ی ,های ,tsmc ,ها ,چیپلت ,تولید ,می کند ,آرم و ,پهنای باند ,می شوند ,به خشکی
درباره این سایت